奇碼硬件開發(fā)類筆試題和面試題答案目

思而思學(xué)網(wǎng)

第一卷

一、填空

奇碼筆試1,集成電路的分類,按資料,工藝

奇碼筆試2,集成電阻的計(jì)算,以及其制造工藝

奇碼筆試3,Vtp,Vtn的正負(fù)判別,分別關(guān)于加強(qiáng)型和耗盡型

奇碼筆試4,CMOS電路功耗包括哪兩個(gè)局部,功耗設(shè)計(jì)主要思索的要素

二、填表

全定制,門陣列,F(xiàn)PGA各自單元模塊,連線的性質(zhì)

三、填圖

CMOS工藝流程填圖畫圖

四、問答

奇碼筆試1,CMOS單元負(fù)載較大的電容時(shí),只要進(jìn)步W,這樣會使WL增加,相對前級又時(shí)一個(gè)大電容,如何處理這一矛盾?

奇碼筆試2,分離軟件談?wù)勅ㄖ萍呻娐吩O(shè)計(jì)流程

奇碼筆試3,談?wù)剬ayout設(shè)計(jì)的見地

五、翻幅員或者畫幅員,選一

第二卷

奇碼筆試1,什么時(shí)格雷碼?

奇碼筆試2,Nyquist采樣定例

奇碼筆試3,球一米高落下,每次探起一半,求路途和重力做功

奇碼筆試4,運(yùn)算放大器1,…………2,有幾級,各級之間耦合方式有幾種,剖析各種的優(yōu)劣。

閱讀了本文,本站還為你提供以下可能你會感興趣的相關(guān)文章:

新華社筆試題

高盛集團(tuán)的筆試題

瑞星的技術(shù)類筆試題目

熱門推薦

最新文章